timescale 预编译 `timescale是Verilog、Systemverilog的预编译指令,按照编译顺序,在此指令之后编译的component &# ...

关注我们的公众号

微信公众号